Эпичная эволюция: AMD EPYC Turin получили до 192 ядер Zen 5c и до 128 ядер Zen 5 Эпичная эволюция: AMD EPYC Turin получили до 192 ядер Zen 5c и до 128 ядер Zen 5 14.10.2024 [00:00], Алексей Степин AMD при разработке новых продуктов продолжает придерживаться доказавшего свою эффективность эволюционного подхода. Хотя каноны компоновки EPYC успели устояться, приход архитектуры Zen 5 в нишу серверных процессоров позволил снова вырваться вперёд по количеству ядер и производительности amd cpu epyc turin zen 5 AMD продемонстрировала преимущества чиплетной компоновки ещё в первом поколении EPYC (Naples), однако в следующих поколениях гомогенная компоновка сменилась гетерогенной, с отдельным чиплетом, отвечающим за все нужды, связанные с операциями ввода-вывода. Так было в Rome, так было в Milan, Genoa и Bergamo, а теперь пришло время посмотреть, что же изменилось в анонсированных буквально на днях EPYC 9005 (Turin), и хватит ли этого, чтобы ещё раз закрепить звание лидера в области создания многоядерных серверных решений. Источник: AMD В первую очередь это, конечно же, пришествие в серию EPYC пятого поколения вычислительной архитектуры Zen, некоторое время назад уже дебютировавшей в процессорах AMD Ryzen потребительского класса. Как известно, в Zen 5 AMD неплохо поработала над увеличением эффективности — показатель IPC (число исполняемых за такт инструкций) вырос примерно на 17 %. За этим кроются довольно серьёзные изменения в микроархитектуре, носящие, впрочем, эволюционный характер. Ядро Zen 5 получило новый блок предсказания ветвлений, унифицированный планировщик, блоки выборки и декодирования инструкций были разделены на два кластера для оптимизации SMT (любопытно сравнить с подходом Intel, движущейся к отказу от SMT вообще). Ускорен и увеличен в объёме кеш первого уровня, подросли в объёме таблицы трансляции адресов, да и сама вычислительная часть расширилась с ростом числа поддерживаемых инструкций. В частности, в Zen 5 реализована полноценная поддержка AVX-512 с честной 512-бит обработкой данных. Но вернёмся именно к новым EPYC 9005. Первенство Intel Xeon 6 (Granite Rapids и Sierra Forest) по количеству ядер продлилось крайне недолго: AMD вновь вернула себе лидерство, руководствуясь простой формулой: 50 % прироста в числе ядер + на 25 % увеличенный теплопакет + переход к архитектуре Zen 5/5c при сохранении совместимости с существующей аппаратной экосистемой. Как и EPYC предыдущего поколения (Genoa и Bergamo), новые процессоры Turin используют разъём SP5 (LGA-6096), рассчитанный на 12-канальную подсистему памяти и 128 линий PCI Express 5.0. В случае двухпроцессорной компоновки системной платы часть из последних задействуется для межпроцессорной коммуникации. Интересно, что на этот раз отдельное имя для высокоплотного варианта процессора не используется: версии EPYC 9005 действительно имеют разную компоновку CCD-чиплетов с ядрами Zen 5 и Zen 5c, а также разные идентификаторы модели (00-0Fh и 10h-1Fh соответственно), но кодовое имя у них одно, хотя встречается и вариант Turin Dense. Опубликованные ранее сведения о 16 восьмиядерных чиплетах для классической версии и 12 шестнадцатиядерных чиплетах для высокоплотного варианта Turin подтвердились. Чиплеты действительно сгруппированы по четыре и три блока (квадранта) соответственно. Сами чиплеты переведены на техпроцессы TSMC 4 и 3 нм, что и позволило добиться очередного по счёту прироста в числе ядер. По этому показателю высокоплотная версия Turin даже преодолела 128-ядерный барьер, что для x86-процессора происходит впервые. Внутренняя структура CCX имеет существенные различия: по сути, CCX определяется единым разделом кеша L3, а он у вариантов на базе Zen 5 и Zen 5c одинаковый и имеет ёмкость 32 Мбайт. Иными словами, каждое ядро Zen5c потенциально располагает меньшим количеством кеша (2 Мбайт против 4), но такова плата за более плотную компоновку. Блок IOD (I/O Die) по-прежнему один, хотя и серьёзно переработанный для поддержки большего числа подключаемых CCD. Подключение осуществляется посредством GMI3-линков, которые работают на частоте 1,8 ГГц. Они вдвое быстрее GMI2, использовавшихся в серии процессоров EPYC 7003. Имеется два режима работы: GMI3-Narrow для конфигураций с 12 и 16 чиплетами и GMI3-Wide для процессоров, у которых активно только 8 CCD (пропускная способность от CCD к IOD возрастает вдвое). Четыре xGMI-линка могут использоваться для обмена данными со вторым процессором в случае 2S-конфигурации. Новый IOD обеспечивает гибкие возможности в плане бифуркации линий SerDes и назначения им специфических функций. Модуль IOD обеспечивает Turin поддержку 128 линий PCI Express 5.0 в однопроцессорном режиме и до 160 — в двухпроцессорном. Четыре x16-линка могут использоваться как 64 линии CXL 2.0 (Type 1, 2, 3) и до 32 IO-линий могут быть сконфигурированы в качестве интерфейсов SATA. Последний интерфейс сегодня стремительно теряет актуальность, и его поддержка реализована AMD в основном для внутриплатформенной совместимости. AMD также постаралась максимизировать эффективность работы подсистем ввода-вывода в принципе, понимая всю важность каналов, связывающих CPU со всевозможными ускорителями в эпоху ИИ и LLM. EPYC 9005 в полной мере поддерживают DMA и P2P-соединения, при этом не забыта и безопасность: реализовано шифрование PCIe-трафика в рамках SEV-SNP. Также интерес представляет технология SDCI, позволяющая I/O-устройствам писать данные прямо в кеш-иерархию, минуя DRAM, что снижает нагрузку на подсистему памяти и потенциально увеличивает эффективность обмена данными между процессором и ускорителями. В процессорах Xeon 6 Intel серьёзно обошла AMD по параметрам подсистем памяти: даже Sierra Forest получили поддержку DDR5-6400 (5200 при 2DPC), а Granite Rapids даже поддерживают новомодные MRDIMM DDR5-8800, причём при 12 каналах. Процессоры AMD EPYC были ограничены поддержкой DDR5-4800 в лучшем случае, пусть и при аналогичном количестве каналов. Но пришествие Turin восстанавливает практический паритет: каналов памяти по-прежнему 12, однако платформа теперь поддерживает DDR5-6000, а для некоторых кастомных платформ AMD собирается разрешить поддержку DDR5-6400. Экзотику вроде MCRDIMM/MRDIMM в текущем виде EPYC 9005 не поддерживает. Вместо этого компания планирует наделить будущие EPYC поддержкой нового стандарта памяти, как только он будет ратифицирован JEDEC. Впрочем, и без учёта возросших частот, которые сами по себе могли бы обеспечить 20–25 % прирост пропускной способности, нововведений хватает: новые контроллеры памяти существенно эффективнее старых, они поддерживают модули с коррекцией ошибок x80 и x72, умеют выполнять повторную попытку чтения UECC, поддерживают 3DS RDIMM суммарным объёмом 6 Тбайт на процессор. Пиковая пропускная способность при этом может достигать 576 Гбайт/с, что выше показателя NVIDIA Grace (72 ядра, 500 Гбайт/с), но ниже, нежели у сдвоенного Grace Superchip (144 ядра, 1 Тбайт/с). Латентность при этом отнюдь не выросла и составляет примерно те же 110 нс, что и у к…